• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明係有關一用以移轉半導體層之方法，特徵在於其包含下列步驟：-提供一施體基體，其包含○一效用層，其包含一半導體材料，及○一限制結構，其包含■一限制層，其由一半導體材料組成，限制層具有與效用層不同的一化學組成物，及■半導體材料的兩保護層，且其具有異於限制層的一化學組成物，保護層配置於限制層的兩側上，-導入離子於施體基體中，-結合施體基體及一受體基體，-使施體基體及受體基體接受包含溫度增加的熱處理，在該熱處理期間，限制層係吸引離子藉以使之集中於該限制層中，及-藉由在該限制層處破開，從受體基體拆離施體基體。
    公开号:TW201308397A
    申请号:TW101122492
    申请日:2012-06-22
    公开日:2013-02-16
    发明作者:Fabrice Lallement；Christophe Figuet；Daniel Delprat
    申请人:Soitec Silicon On Insulator；
    IPC主号:H01L21-00
    专利说明:
    用以移轉半導體層之方法與包含限制結構之基體 一般技術領域
    本發明係有關一用以製造半導體基體之方法，且有關一半導體基體。 既有技術
    矽晶絕緣體(SOI)基體係廣泛使用在微電子產業。
    一種用以從一施體基體移轉矽層至一受體基體之既有技術的已知方法係包含形成一脆化區於施體基體中，結合施體基體及受體基體，及然後特別經由一適當熱處理藉由在脆化區處破開以從受體基體拆離施體基體。
    然而，破開係誘發會或多或少地伸展於受體基體及/或施體基體中之缺陷。
    譬如，在一植入有氫離子的後破開基體之案例中，獲得數十埃(50至80埃RMS)的粗度。
    因此，為了製造其中需要一超薄矽層(粗略約12nm)的基體、譬如完全空乏矽晶絕緣體(FD-SOI)基體，係需要移轉約200至250nm厚度的矽，只要在表面平坦化製程中消耗大厚度即可。
    本發明因此係提議用來至少部份地減輕既有技術的缺點。 發明概要
    本發明係提出一用以移轉半導體層之方法，特徵在於該方法包含下列步驟：- 提供一施體基體，其包含一效用層，效用層由一半導體材料構成，及一限制結構，限制結構包含一限制層，限制層由一半導體材料組成，限制層具有與效用層不同的一化學組成物，及半導體材料的兩保護層，且其具有異於限制層的一化學組成物，保護層配置於限制層的兩側上，- 提供一受體基體，- 導入離子於施體基體中，- 結合施體基體及受體基體，- 使施體基體及受體基體接受包含溫度增加的熱處理，在該熱處理期間，限制層係吸引離子藉以使其集中於該限制層中，及- 藉由在該限制層處破開以從受體基體拆離施體基體，以將效用層的至少部份移轉至受體基體，保護層能夠將在限制層處破開後出現的缺陷限制於限制結構中。
    藉由單獨存在或任何技術上可能的組合存在之下列特徵有利地補充本發明：- 保護層係配置為接觸於限制層的兩側且位於兩側上；- 保護層係配置於限制層的一距離及兩側上，保護層藉由相對於一離子導入輪廓具有被調適厚度之分離層而從限制層分離，其方式使得困陷在保護層與分離層之間的各介面處之離子濃度保持低於一臨界濃度，在熱處理及/或拆離步驟期間超過臨界濃度則可能引發一破開；- 在熱處理期間，保護層亦將離子吸引至限制層；- 一接觸於效用層之保護層係由一能夠使保護層相對於效用層作選擇性化學蝕刻之材料組成，該方法係包含一包含在藉由破開從受體基體拆離施體基體之後選擇性蝕刻保護層之步驟；- 施體基體係包含一接觸於限制結構之支撐層，且接觸於支撐層之保護層係由一能夠使保護層相對於支撐層作選擇性化學蝕刻之材料組成，該方法包含一包含選擇性蝕刻在破開後出現在施體基體上的保護層之步驟；- 藉由將施體基體浸入包含該等離子的電漿中以使離子導入施體基體中；- 藉由植入該等離子以將離子導入施體基體中；- 限制層係由摻硼的矽組成，且離子以5×1015與4×1016原子/cm2之間的劑量被導入施體基體中；- 該方法係包含包括將10與100nm之間厚度的一效用層從施體基體移轉至受體基體之步驟；- 施體基體係由複數個堆積層組成，各堆積係包含一由一半導體材料構成之效用層，及一限制結構，該方法係包含根據本發明的步驟包括將各效用層的至少部份接續地移轉至一受體基體之步驟；- 保護層由Si(1-x)Gex組成，且限制層由Si(1-y)Gey組成，x與y之間的差距大於或等於3%，或摻硼的SiGe組成，或摻硼的矽組成；- 保護層由SiGe組成且限制層由摻硼的SiC組成；- 保護層由SiGe組成且限制層由摻硼的Ge組成；- 保護層由InGaN組成且限制層由一GaN及Si合金組成；- 保護層由AlGaN組成且限制層由未摻雜或摻Si或Mg的InGaN組成。
    本發明亦有關一半導體基體；特徵在於該基體包含：- 一效用層，其由一半導體材料構成，及- 一限制結構，其包含一限制層，由一半導體材料組成，限制層具有與效用層不同的一化學組成物，及異於限制層材料之半導體材料的兩保護層，保護層配置為接觸於限制層的兩側且位於兩側上，限制層係調適為在一用以升高該基體溫度的熱處理期間將導入基體中的離子吸引至限制層藉以在限制層處生成一破開，且保護層能夠將限制層處破開之後出現的缺陷限制在限制結構中。
    藉由單獨存在或以任何技術上可能的組合存在之特徵有利地補充基體：- 保護層亦調適為在基體的熱處理期間將離子吸引至限制層；- 一保護層，其接觸於效用層，由一能夠使保護層相對於效用層作選擇性化學蝕刻之材料組成；- 一接觸於限制結構之支撐層，且接觸於支撐層之保護層係由一能夠使保護層相對於支撐層作選擇性化學蝕刻之材料組成；- 保護層由Si(1-x)Gex組成，且限制層由Si(1-y)Gey組成，x與y之間的差距大於或等於3%，或摻硼的SiGe組成，或摻硼的矽組成；- 保護層由SiGe組成且限制層由摻硼的SiC組成；- 保護層由SiGe組成且限制層由摻硼的Ge組成；- 保護層由InGaN組成且限制層由GaN及Si合金組成；- 保護層由AlGaN組成且限制層由未摻雜或摻Si或Mg的InGaN組成；- 保護層配置為接觸於限制層的兩側且位於兩側上，或- 保護層配置於相距限制層的兩側之一距離且位於兩側上，保護層係由分離層而與限制層分離。
    本發明具有許多優點。
    本發明可以移轉具有降低的粗度(roughness)之效用層。
    並且，本發明可以使一施體基體的薄層移轉至一受體基體。
    並且，本發明可以利於完成施體基體及/或受體基體。
    最後，本發明適用於移轉廣泛不同的效用層，特別是受應力效用層。 圖式簡單說明
    將從純示範性且非限制性並必須就附圖考量的下文描述來得知本發明的其他特徵、目的及優點，其中：- 第1圖是創新的移轉方法之一實施例的圖示；- 第2圖是創新的移轉方法之另一實施例的圖示；- 第3圖是在一拆離破開後之先前技藝中所產生的缺陷之圖示；- 第4圖是在熱處理前及熱處理後之一施體基體中的離子濃度之圖示；- 第5圖是藉由電漿擴散將離子導入一施體基體內之圖示；- 第6圖是一用以藉由電漿擴散將離子導入一施體基體內之方法的圖示；- 第7圖是一適合於效用層的多重移轉之基體的圖示。 詳細描述
    第1及2圖代表本發明的一移轉方法之實施例。
    該方法係包含一步驟E1，步驟E1包含提供一施體基體3，其包含一半導體材料構成的一效用層2，及一限制結構5。
    效用層2譬如但不限於由矽或鍺製成。效用層2一般被選擇作為所欲應用的一功能。
    限制結構5包含一限制層4，其由一半導體材料組成。
    限制層4具有相較於效用層2之一不同化學組成物。“不同化學組成物”用語係指下列事實：- 效用層2及限制層4係由不同材料製成，或不同比例的化學元素之相同材料(譬如具有不同比例的鍺之SiGe)製成，- 效用層2及限制層4係摻雜有不同的摻雜物種。
    限制結構5進一步包含異於限制層4材料之兩保護層6、7的半導體材料。保護層6、7配置於限制層4的兩側上。
    保護層6、7可配置為接觸於限制層4，或替代性地可配置於相距限制層4之一距離。
    在第1圖中，保護層6、7配置為接觸於限制層4。
    在第2圖中，保護層6、7配置於相距限制層4之一距離。保護層6、7係由分離層8、9而與限制層4分離。這些分離層8、9)具有例如但不限於藉由下列的磊晶而形成之半導體材料：Si，Ge，SiGe及III-V材料諸如GaN，GaAs或InP。分離層未必共用相同的化學組成物，但具有與限制層4及分離層6、7不同之一化學組成物。
    保護層6、7具有異於限制層4材料之一半導體材料(不同化學組成物：不同材料，不同比例的化學元素或就摻雜物種而言的不同摻雜)。
    保護層6、7可具有數個功能，詳述於下。
    保護層6、7可共用或不共用相同的化學組成物。
    限制結構5一般由磊晶生長製成。磊晶可以精密地控制限制層4的厚度，並獲得小厚度。
    限制結構5可被放置在施體基體3內的不同區位，譬如效用層2底下，或效用層2中，或施體基體3的另一層中。
    該方法包含一步驟E2，步驟E2包含提供一受體基體10。受體基體10有利地包含一氧化物層14。這譬如在意圖製造一矽晶絕緣體(SOI)基體時是有用的。以添加或取代方式，可使用一包含一氧化物塗覆物之施體基體3。此氧化物塗覆物可沉積在施體基體3的效用層2上。
    該方法包含一步驟E3，步驟E3包含將離子15導入施體基體3中。
    該等離子有利地為氫離子，或氦離子，或該等離子的一組合。若限制層由摻硼的矽組成，導入氫離子是有利的。
    該方法因此包含一步驟E4，步驟E4包含結合施體基體3及受體基體10。
    一般藉由將基體3、10的自由側合併在一起來進行結合，其確保藉由分子黏著之結合。基體3、10的自由側一般先行被清潔以促進結合。
    該方法包含一步驟E5，步驟E5包含使施體基體3及受體基體10接受包含溫度增加的熱處理，在該熱處理期間，限制層4係吸引離子15以使其集中於該限制層4中。
    典型的熱處理溫度係為200℃與700℃之間。
    因此，在施體基體及受體基體的熱處理期間，限制層係吸引離子以使其集中於該限制層中。
    這顯示於第4圖，其提供在熱處理前(曲線17)及熱處理後(曲線18)身為深度的函數之施體基體中的離子濃度輪廓。後者曲線18的峰值顯示離子15優先移徙至限制層4。
    此熱處理的另一功能可在於增大施體基體與受體基體之間的結合能(bonding energy)。
    進行熱處理俾以產生不同效應：- 施體基體與受體基體之間的結合能係增大，- 離子集中於限制層中直到抵達一臨界濃度為止，- 這些離子生成腔穴，其將會聚結，- 這些腔穴中的壓力增大直到在限制層中造成一破開為止，其可以從受體基體分離施體基體。
    可在單一熱退火期間、或分離的個別熱退火期間獲得這四種效應。
    熱處理後的步驟係為一步驟E6，步驟E6包含藉由在該限制層4破開而從受體基體10拆離施體基體3，以將效用層2的至少部份移轉至受體基體10。
    已發現：因為這些層之間的晶格錯配(lattice mismatch)，在第三步驟E3期間導入的離子偶爾傾向於被困陷在限制層4與保護層6、7之間的介面。
    然而，此離子困陷可能證實是有害的，因為其可能在熱處理及/或拆離步驟期間導致這些介面處之不欲的拆離。
    在第2圖的實施例中，分離層8、9出現於限制層4與保護層6、7之間。藉由這些分離層8、9，在相距保護層6、7的一距離處進行離子導入，其降低了這些保護層6、7中的離子隔離之危險。因此，可避免保護層6、7內任何不欲的拆離。
    特別來說，分離層的厚度係相對於離子導入輪廓作調適，故可忽略被導入及困陷於保護層6、7及分離層8、9之間介面的離子(仍具有部分困陷，但由於相對於植入峰值的距離加大，呈現不顯著方式)。當離子藉由植入被導入基體內時，導入輪廓一般係為植入輪廓，其能夠更良好地控制離子導入輪廓。
    因此，分離層8、9的厚度相對於離子導入輪廓作調適，故使保護層與分離層之間所困陷的離子濃度保持低於一臨界濃度，超過該臨界濃度則可能在熱處理及/或拆離步驟期間引發一破開波前。
    在氫離子的案例中，此臨界濃度約略地等於1021原子/cm3。此濃度特別以所導入離子的函數作調整。
    在第六步驟E6的終點，受體基體及施體基體可經歷一完成製程(清潔，拋光，蝕刻)以移除不欲具有的層之剩餘部分(步驟E7/E8)。
    保護層6、7能夠將限制層4處的一破開之後所出現的缺陷限制於限制結構5中。
    因此，這些層藉由其出現於限制層4周圍而有利地扮演限制層4周圍護件的角色。因此避免損及位居限制結構5各側上之層，特別是損及效用層2。
    的確，熱處理後在限制層4中獲得之破開係可能導致缺陷傳播朝向效用層2。這顯示於第3圖，在此案例中並未使用保護層。此處，效用層2是Si製且限制層4是SiGe製。
    如上述，破開輪廓16係具有將在效用層2中留下不欲有的標記之缺陷。本發明中藉由保護層6、7避免此作用。
    亦參予用來將破開導致的缺陷限制在限制結構中之保護層6係進一步可以避免缺陷傳播朝向另一效用層，諸如第7圖所示者(效用層2’，位居保護層6”底下)，在此案例中係堆積數個限制結構及數個效用層，特別是就效用層的多重移轉來看。
    因此，保護層可以將限制層4處的一破開後出現之缺陷限制在限制結構中。
    申請人已注意到：利用摻硼的矽製造之限制層4係能夠將缺陷最適地限制在限制結構5中。
    本發明因此提出一半導體基體，其包含：- 效用層2，其由一半導體材料構成，及- 限制結構5，其包含￮ 限制層4，其由一半導體材料組成，限制層4具有與效用層2不同的一化學組成物，及￮ 異於限制層4的材料之半導體材料的兩保護層6、7，保護層配置於限制層4的兩側上，接觸於限制層4，或相距限制層處於一距離，被分離層8、9所分離；限制層4係調適以在該基體之升高溫度的熱處理期間將導入基體中的離子吸引朝向限制層4，藉以在限制層4處生成一破開，及￮ 保護層6、7能夠將限制層4處的一破開後出現之缺陷限制於限制結構5中。
    可對於限制層4及保護層6、7使用各種不同材料。
    範例實施例特別包括但不限於下列案例：
    - 保護層材料：由Si(1-x)Gex(x位於0與1之間)，限制層材料：Si(1-y)Gey(x與y之間的差距至少為3%，較佳大於5%，甚至10%)，或經摻雜的SiGe(譬如摻硼)，或譬如摻硼的矽。一特別案例係為保護層由SiGe製成且限制層由摻硼的矽製成之案例。
    尚且，可提及保護層由SiGe組成且限制層由摻硼的Ge組成之案例。
    - 保護層材料：矽，限制層材料：Si(1-y)Gey，或經摻雜的SiGe(譬如摻硼)或經摻雜的矽(譬如摻硼)；- 保護層材料：鍺，限制層材料：經摻雜的SiGe(譬如摻硼)，或經摻雜的矽(譬如摻硼)，或經摻雜的鍺(譬如摻硼)，或SiGe；- 保護層材料：SiGe，限制層材料：經摻雜的SiC(譬如摻硼)；- 保護層材料：AlGaN，限制層材料：經摻雜的InGaN(譬如摻Si，Mg)，或未摻雜；保護層材料：AlGaN或InGaN，限制層材料：經摻雜的GaN(譬如Si，Mg)，或未摻雜；- 保護層材料：AlGaAs，限制層材料：經摻雜的InGaAs(譬如Si，Zn，S，Sn)或未摻雜；- 保護層材料：InGaN，及限制層材料：GaN及Si的合金。
    在這些範例實施例中，效用層2譬如但不限於由矽或鍺製成。
    限制層4在部分案例中亦可摻雜有銻或砷。
    藉由限制層4之離子吸引特別係有關於限制層4的摻雜物種與導入基體中的離子15之間的一化學吸引效應。其因此係為藉由化學親和力之吸引。
    另一因素係有關於限制層4與效用層2之間的應力(晶格參數值)的差異，其係由於限制層4及效用層2由不同材料、或不同化學比例的材料組成之事實所致。其亦可為一其中限制層的晶格參數為較高或較低(拉張或壓縮應力的差異)之案例。
    譬如，SiGe的一限制層4可連同矽的一效用層2使用。
    譬如，若限制層由摻硼的矽組成，且若導入施體基體中的離子是氫離子，硼與氫之間的化學交互作用將可以使氫離子吸引於限制層中。
    因此，在施體基體及受體基體之熱處理期間，限制層係吸引離子將其集中於該限制層中。
    保護層6、7亦可具有另一功能。一般而言，保護層6、7可滿足所描述功能中的單一功能，或複數個這些功能。這特別依據這些保護層的化學組成物而定。
    在一實施例中，熱處理期間，保護層6、7亦將離子15吸引至限制層4。在此案例中，具有受到限制層4及保護層6、7之離子15吸引的一聯合效應，其在熱處理期間優先地移徙至限制層4。可譬如提及參予氫離子15吸引至限制層4之經摻雜或未摻雜的SiGe的保護層6、7之案例。
    在一實施例中，一接觸於效用層2之保護層7係由一能夠使保護層7相對於效用層2作選擇性化學蝕刻之材料組成。其可涉及單獨或伴隨一機械製程(譬如CMP)之選擇性化學蝕刻。
    在此案例中，選擇保護層7的材料作為效用層2的材料之一功能以能夠作選擇性化學蝕刻。
    保護層材料的明智選擇係可以使化學蝕刻選擇性達到最適化。
    譬如，若效用層2由矽製成，可選擇SiGe的一保護層7，具有大於約略10%的Ge比例，其可以達成大於約略10的選擇性。藉由增加Ge的比例，選擇性係增大(譬如，40%Ge之約略140的選擇性)。
    該方法因此包含一步驟，其包含在施體基體3藉由破開從受體基體10拆離之後選擇性蝕刻保護層7(步驟E7)。先前，譬如視需要亦藉由蝕刻分離層9來移除出現在受體基體上之限制層的剩餘部分。
    一般而言，保護層7係為選擇性蝕刻期間的一可犧牲層。
    選擇性蝕刻因此係在消除保護層7之後停止於位居保護層7與效用層2之間的區。
    一範例中，保護層7係由SiGe製成且效用層2由矽製成。
    替代性地，可以藉由非選擇性蝕刻來移除保護層7。保護層7在此案例中亦為可犧牲性。
    以添加或替代方式，施體基體3包含一接觸於限制結構5之支撐層13，且接觸於支撐層13之保護層6係由一能夠使保護層6相對於支撐層13作選擇性化學蝕刻之材料組成。其可為單獨或伴隨有一機械製程(譬如CMP)之選擇性化學蝕刻。
    在此案例中，該方法包含一步驟E8，其包含選擇性蝕刻在破開後出現於施體基體3上的保護層6(且在第2圖的實施例案例中亦包括分離層8)。
    一般而言，保護層6係為選擇性蝕刻期間的一可犧牲層。
    選擇性蝕刻因此係停止於位居保護層6與支撐層13之間的區。
    一範例中，支撐層13係由矽製成(譬如一實心矽基體)且保護層6由SiGe製成。在另一範例中，支撐層13由鍺製成，可能合併有藍寶石。
    保護層6、7一般經過選擇並不防止或降低受到限制層4之離子吸引，藉以不擾亂限制。
    在保護層6、7由SiGe製成之案例中，為了能夠如上述作選擇性蝕刻，這些層6、7的厚度譬如為數奈米與數十奈米之間。Ge的比例有利地位於5%與50%之間。
    有利地，使用一保護層，其材料係具有以保護層6、7中的深度之函數而變之元素的濃度。
    因此，(譬如Ge的)濃度可在其中選擇性蝕刻停止之保護層(6或7)部份中為較高，且在該層其餘部分中為較低。這可以避免該層的鬆散，同時使保護層較厚。
    可根據不同技術進行將離子15導入施體基體3中。
    有利地，藉由在施體基體3浸入含有該等離子的電漿中之後使離子15擴散於施體基體3中，來進行將離子15導入施體基體3中。
    可指明藉由擴散以外的技術、譬如藉由植入來實行將離子15導入施體基體3中。
    在植入的案例中，離子係在施體基體的表面方向中被加速。原子的平均穿透深度一般位於100Å與1μm之間，此深度係以所植入物種及植入能量的函數被決定。在植入的案例中，摻雜係展現施體基體中的一植入峰值。植入離子具有經過選擇能夠使其穿過施體基體材料之一能量。植入峰值依據離子能量而定。
    植入的一優點係在於具有低的所需要植入劑量(譬如對於氫之2×1016原子/cm2的級數)。
    在藉由浸入電漿中之離子擴散的案例中，投入電漿內的施體基體3係受到電脈衝。出現在電漿中的正離子隨後被加速朝向基體的表面，其在該處被導入。隨著電漿圍繞基體，整體表面係在同時接收離子。
    包含離子15之電漿19中的此離子擴散係顯示於第5圖，其中施體基體3從電源20接收電脈衝。
    此離子導入的另一優點係為其能夠以工業規律施用，以及降低的實行時間。
    此離子導入的另一優點係為施體基體中的離子擴散區係高度地集中，位於基體主要側的法向方向中之數奈米厚度的級數(譬如10nm與200nm之間)。
    藉由電漿擴散之離子導入因此係可以在移轉步驟中獲得滿意的結果，只要此技術特別可以在低能離子(數百eV至數十keV)中且在一區域低深度(從數十奈米至約略200奈米)中以高劑量(數個1015原子/cm2至數個1017原子/cm2)增富施體基體1即可，其未必總是可藉由一植入技術予以近接。這有利於後續移轉擬被移轉之效用層2的薄層。並且，這有利於降低出現在經移轉的效用層2中之缺陷及粗度。
    的確，即使可藉由植入近接該區域，植入方法中的高離子能係會導致結晶缺陷導入擬被移轉的效用層2中。
    第6圖顯示在擴散的案例中(曲線26)、及離子植入的案例中(曲線27)，在熱處理之前，身為施體基體3中的深度函數之施體基體3中的離子濃度輪廓15。
    此外，在一使施體基體3浸入低電壓(數百伏特，或數keV)的電漿中之方法的案例中，藉由經植入物種的擴散(支撐件的加熱)，比起標準離子植入的案例而言導入較少個缺陷。此途徑可包含氫化(在表面上導入氫)及一擴散步驟。
    用於實行一包含一限制層之限制結構的建構之移轉方法的一優點係在於：破開高度地局部化，且只發生於或幾乎只發生於限制層。
    典型地，不具有限制結構所獲得之效用層的AFM後破開粗度係為約3至6nm，而限制結構則可以將此粗度降低至約0.5至1nm的數值。
    因此，藉由使破開位居限制層中，且藉由將該破開所導致的缺陷限制於限制結構中，係令後破開粗度降低。
    的確，在藉由離子植入及一脆化區處破開而不使用限制結構之標準移轉的案例中，缺陷係常在破開後出現在基體中。這特別由於離子延長出現於基體中所導致，其誘發一相對非局部化的破開，及因此較大的粗度。
    根據本方法所移轉的效用半導體層2因此係具有降低的粗度。譬如，在一包含一擬被移轉的效用層2之施體基體3及一包含摻硼的矽製成的一限制層4之限制結構5的案例中，可獲得5Å RMS的經移轉矽層的粗度。
    並且，常需要移轉小厚度(譬如20nm與500nm之間)之選用性受應力的效用層。
    根據本發明的一有利形態，第六步驟E6包含將10與100nm之間厚度之一效用層2從施體基體3移轉至受體基體10。
    有利地，使用一具有2與20nm之間厚度的限制層。限制層愈薄，則破開愈局部化。譬如，一約略4nm厚的限制層將破開限制於此區中。
    鑑於限制層的小厚度，其不擾亂或很少擾亂施體基體的晶格參數。這在擬移轉的效用層身為一尺寸增大的受應力層之案例中係變得顯著地相干。
    在一實施例中，限制層4由摻硼的矽組成，且離子以5×1015及4×1016原子/cm2之間的劑量被導入施體基體3中。因此，使用硼離子係可以降低所需要的離子植入劑量。
    本發明的一應用係包含FD-SOI的製造。在先前技藝中，將移轉一約略250nm的效用層以供製造此等裝置，本發明的方法則只需要約略20nm的厚度。
    在一實施例中，使用一具有複數個堆積的效用層及限制結構之施體基體，以供效用層的多重移轉。
    施體基體係包含複數個效用層，由半導體材料(選用性具有不同化學組成物)構成。根據上述方法的步驟，該方法包含含有將各效用層的至少部份接續地移轉至一受體基體之步驟。一般而言，受體基體對於各個擬移轉的效用層係為不同。
    因此，如第7圖所示，根據本發明的方法將第一效用層2'''移轉至一第一受體基體。然後，多層受體基體3係被清潔及拋光以移除剩餘層的剩餘部分。接著，根據本發明的方法將第二效用層2”移轉至一第二受體基體。最後，對於第三效用層2重覆該移轉方法。
    第6圖顯示一此施體基體3的一範例，其包含：- 一效用層2，其係聯結於一限制層4及保護層6、7構成之一限制結構5，以及依該案例而定配置於限制層與保護層之間的分離層；- 一效用層2’，其係聯結於一限制層4’及保護層6’、7’構成之一限制結構5’，以及依該案例而定之分離層；- 一效用層2”，其係聯結於一限制層4”及保護層6”、7”構成之一限制結構5”，以及依該案例而定之分離層。
    保護層係可接觸於或不接觸於限制層，依據分離層出現與否而定，如第2圖的實施例所說明。
    如同瞭解，本發明具有許多優點。
    本發明特別可以移轉具有降低粗度的效用層。
    並且，本發明可以將一施體基體的薄層移轉至一受體基體。
    並且，本發明可以利於特別藉由降低效用層的粗度、及藉由利用能夠使保護層相對於相鄰層作選擇性化學蝕刻，來完成施體基體及/或受體基體。
    最後，本發明適用於許多不同效用層、特別是受應力效用層之移轉。
    2‧‧‧第三效用層
    2’‧‧‧效用層
    2”‧‧‧第二效用層
    2'''‧‧‧第一效用層
    3‧‧‧施體基體
    4,4’,4”‧‧‧限制層
    5,5’,5”‧‧‧限制結構
    6,6’,6”,7,7’,7”‧‧‧保護層
    8,9‧‧‧分離層
    10‧‧‧受體基體
    13‧‧‧支撐層
    14‧‧‧氧化物層
    15‧‧‧離子
    16‧‧‧破開輪廓
    17‧‧‧熱處理前之施體基體中的離子濃度輪廓曲線
    18‧‧‧熱處理後之施體基體中的離子濃度輪廓曲線
    19‧‧‧電漿
    20‧‧‧電源
    26‧‧‧擴散案例中在熱處理前之施體基體中的離子濃度輪廓曲線
    27‧‧‧離子植入案例中在熱處理前之施體基體中的離子濃度輪廓曲線
    E1,E2,E3,E4,E5,E6,E7,E8‧‧‧步驟
    第1圖是創新的移轉方法之一實施例的圖示；第2圖是創新的移轉方法之另一實施例的圖示；第3圖是在一拆離破開後之先前技藝中所產生的缺陷之圖示；第4圖是在熱處理前及熱處理後之一施體基體中的離子濃度之圖示；第5圖是藉由電漿擴散將離子導入一施體基體內之圖示；第6圖是一用以藉由電漿擴散將離子導入一施體基體內之方法的圖示；第7圖是一適合於效用層的多重移轉之基體的圖示。
    2‧‧‧第三效用層
    3‧‧‧施體基體
    4‧‧‧限制層
    5‧‧‧限制結構
    6,7‧‧‧保護層
    10‧‧‧受體基體
    13‧‧‧支撐層
    14‧‧‧氧化物層
    15‧‧‧離子
    E1,E2,E3,E4,E5,E6,E7,E8‧‧‧步驟
    权利要求:
    Claims (18)
    [1] 一種用以移轉半導體層之方法，其中該方法包含下列步驟：- 提供一施體基體，其包含￮ 一效用層，其由一半導體材料構成，及￮ 一限制結構，其包含￭ 一限制層，其由一半導體材料組成，該限制層具有與該效用層不同的一化學組成物，及￭ 半導體材料的兩保護層，且其具有異於該限制層的一化學組成物，該保護層配置於該限制層的兩側上，- 提供一受體基體，- 導入離子於該施體基體中，- 結合該施體基體及該受體基體，- 使該施體基體及該受體基體接受包含溫度增加的熱處理，在該熱處理期間，該限制層係吸引離子藉以使其集中於該限制層中，及- 藉由在該限制層處破開以從該受體基體拆離該施體基體，以將該效用層的至少部份移轉至該受體基體，該等保護層能夠將在該限制層處破開後出現的缺陷限制於該限制結構中。
    [2] 如申請專利範圍第1項之方法，其中：- 該等保護層配置為接觸於該限制層的兩側且位於兩側上。
    [3] 如申請專利範圍第1項之方法，其中：- 該等保護層係配置於相距該限制層的兩側之一距離且位於兩側上，該等保護層係藉由相對於一離子導入輪廓具有被調適厚度之分離層而從該限制層分離，其方式使得困陷在該等保護層與該等分離層之間的各介面處之離子濃度保持低於一臨界濃度，在該熱處理及/或拆離步驟期間超過該臨界濃度則可能引發一破開。
    [4] 如申請專利範圍第1至3項中任一項之方法，其中在熱處理期間，該等保護層亦由於其化學組成物而將離子吸引至該限制層。
    [5] 如申請專利範圍第1至4項中任一項之方法，其中：- 一接觸於該效用層之保護層係由一能夠使該保護層相對於該效用層作選擇性化學蝕刻之材料組成，該方法係包含一包含在藉由破開從該受體基體拆離該施體基體之後選擇性蝕刻該保護層之步驟。
    [6] 如申請專利範圍第1至5項中任一項之方法，其中：- 該施體基體係包含一接觸於該限制結構之支撐層，及- 接觸於該支撐層之該保護層係由一能夠使該保護層相對於該支撐層作選擇性化學蝕刻之材料組成，- 該方法包含一包含選擇性蝕刻在破開後出現於該施體基體上的該保護層之步驟。
    [7] 如申請專利範圍第1至6項中任一項之方法，其中藉由將該施體基體浸入包含該等離子的電漿中來進行將離子導入該施體基體中。
    [8] 如申請專利範圍第1至6項中任一項之方法，其中藉由植入該等離子來進行將離子導入該施體基體中。
    [9] 如申請專利範圍第1至3、5及6項中任一項之方法，其中：- 該限制層係由摻硼的矽組成，及- 該等離子以5×1015與4×1016原子/cm2之間的劑量被導入該施體基體中。
    [10] 如申請專利範圍第1至9項中任一項之方法，其包含將10與100nm之間厚度的一效用層從該施體基體移轉至該受體基體。
    [11] 一種移轉方法，其中施體基體係由複數個堆積層組成，各堆積係包含：- 一由一半導體材料構成之效用層，及- 一限制結構，該方法係包含根據申請專利範圍第1至10項中任一項之方法的步驟包括將各效用層的至少部份接續地移轉至一受體基體之步驟。
    [12] 如申請專利範圍第1項之方法，其中：- 該等保護層由Si(1-x)Gex組成，且該限制層由Si(1-y)Gey組成，x與y之間的差距大於或等於3%，或摻硼的SiGe組成，或摻硼的矽組成；- 該等保護層由SiGe組成且該限制層由摻硼的SiC組成；- 該等保護層由SiGe組成且該限制層由摻硼的Ge組成；- 該等保護層由InGaN組成且該限制層由GaN及Si合金組成；- 該等保護層由AlGaN組成且該限制層由未摻雜或摻Si或摻Mg的InGaN組成。
    [13] 一種半導體基體，其特徵在於該半導體基體包含：- 一效用層，其由一半導體材料構成，及- 一限制結構，其包含￮ 一限制層，其由一半導體材料組成，該限制層具有與該效用層不同的一化學組成物，及￮ 異於該限制層材料之半導體材料的兩保護層，該等保護層配置於該限制層的兩側上，￮ 該限制層係調適為在一用以升高該基體溫度的熱處理期間，將導入該基體中的離子吸引至該限制層，藉以在該限制層處生成一破開，及￮ 該等保護層能夠將該限制層處破開之後出現的缺陷限制在該限制結構中。
    [14] 如申請專利範圍第13項之基體，其中該等保護層亦調適為在該基體的熱處理期間將離子吸引至該限制層。
    [15] 如申請專利範圍第13或14項之基體，其中一接觸於該效用層之保護層係由一能夠使該保護層相對於該效用層作選擇性化學蝕刻之材料組成。
    [16] 如申請專利範圍第13至15項中任一項之基體，其包含一接觸於該限制結構之支撐層，且其中接觸於該支撐層之該保護層係由一能夠使該保護層相對於該支撐層作選擇性化學蝕刻之材料組成。
    [17] 如申請專利範圍第13項之基體，其中：- 該等保護層由Si(1-x)Gex組成，且該限制層由Si(1-y)Gey組成，x與y之間的差距大於或等於3%，或摻硼的SiGe組成，或摻硼的矽組成；- 該等保護層由SiGe組成且該限制層由摻硼的SiC組成；- 該等保護層由SiGe組成且該限制層由摻硼的Ge組成；- 該等保護層由InGaN組成且該限制層由一GaN及Si合金組成；- 該等保護層由AlGaN組成且該限制層由未摻雜或摻Si或摻Mg的InGaN組成。
    [18] 如申請專利範圍第13至17項中任一項之基體，其中：- 該等保護層係配置為接觸於該限制層的兩側且位於兩側上，或- 該等保護層配置於相距該限制層的兩側之一距離且位於兩側上，該等保護層係藉由分離層而與該限制層分離。
    类似技术:
    公开号 | 公开日 | 专利标题
    US7449394B2|2008-11-11|Atomic implantation and thermal treatment of a semiconductor layer
    JP4625913B2|2011-02-02|有用層で被覆された一対の基板の同時製造方法
    JP4465306B2|2010-05-19|半導体基板の製造方法
    TWI307935B|2009-03-21|Treatment of a removed layer of si1-ygey
    TWI296836B|2008-05-11|Transfer of a layer of strained semiconductor material
    JP4739213B2|2011-08-03|ボンディング層が消滅する間接ボンディング
    US20060014363A1|2006-01-19|Thermal treatment of a semiconductor layer
    US8420506B2|2013-04-16|Process for cleaving a substrate
    US7833877B2|2010-11-16|Method for producing a semiconductor substrate
    TW201041015A|2010-11-16|Formation of thin layers of semiconductor materials
    KR20100100980A|2010-09-15|컴포지트 구조물 위에 에피택시얼하게 성장된 층을 제조하는 방법
    US9242444B2|2016-01-26|Method of fabricating a composite structure with a stable bonding layer of oxide
    JP2011515838A|2011-05-19|セミコンダクタオンインシュレータ型基板を製作する方法
    TWI630642B|2018-07-21|用以移轉半導體層之方法與包含限制結構之基體
    JP2012513113A|2012-06-07|歪み処理複合半導体基板及びそれを形成する方法
    TW201301371A|2013-01-01|半導體底材及其製造方法
    CN107667416B|2021-08-31|制造绝缘体上半导体的方法
    TW201806075A|2018-02-16|用於製作應變式絕緣體上半導體底材之方法
    JP2012519372A|2012-08-23|ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法
    TWI325153B|2010-05-21|Relaxation of layers
    JP4613656B2|2011-01-19|半導体ウエーハの製造方法
    Singh et al.2011|Investigation of a hydrogen implantation-induced blistering phenomenon in Si0. 70Ge0. 30
    JP2008532328A|2008-08-14|半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法
    JP2006196614A|2006-07-27|半導体基板の製造方法
    KR20070090251A|2007-09-05|ＳｉＧｅ 구조체 제조 및 처리방법
    同族专利:
    公开号 | 公开日
    US9716029B2|2017-07-25|
    FR2977073A1|2012-12-28|
    US20140183601A1|2014-07-03|
    WO2012175561A1|2012-12-27|
    FR2977073B1|2014-02-07|
    TWI630642B|2018-07-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    KR100400808B1|1997-06-24|2003-10-08|매사츄세츠 인스티튜트 오브 테크놀러지|그레이드된 ＧｅＳｉ층 및 평탄화를 사용한 Ｓｉ상의 Ｇｅ의 쓰레딩 전위 밀도 제어|
    US6890835B1|2000-10-19|2005-05-10|International Business Machines Corporation|Layer transfer of low defect SiGe using an etch-back process|
    US6649492B2|2002-02-11|2003-11-18|International Business Machines Corporation|Strained Si based layer made by UHV-CVD, and devices therein|
    US6995430B2|2002-06-07|2006-02-07|Amberwave Systems Corporation|Strained-semiconductor-on-insulator device structures|
    US6953736B2|2002-07-09|2005-10-11|S.O.I.Tec Silicon On Insulator Technologies S.A.|Process for transferring a layer of strained semiconductor material|
    AU2003270040A1|2002-08-29|2004-03-19|Massachusetts Institute Of Technology|Fabrication method for a monocrystalline semiconductor layer on a substrate|
    US7202124B2|2004-10-01|2007-04-10|Massachusetts Institute Of Technology|Strained gettering layers for semiconductor processes|
    US10374120B2|2005-02-18|2019-08-06|Koninklijke Philips N.V.|High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials|
    US8101498B2|2005-04-21|2012-01-24|Pinnington Thomas Henry|Bonded intermediate substrate and method of making same|
    EP2002484A4|2006-04-05|2016-06-08|Silicon Genesis Corp|METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS|
    EP2333824B1|2009-12-11|2014-04-16|Soitec|Manufacture of thin SOI devices|
    US8163581B1|2010-10-13|2012-04-24|Monolith IC 3D|Semiconductor and optoelectronic devices|
    US8196546B1|2010-11-19|2012-06-12|Corning Incorporated|Semiconductor structure made using improved multiple ion implantation process|FR2995447B1|2012-09-07|2014-09-05|Soitec Silicon On Insulator|Procede de separation d'au moins deux substrats selon une interface choisie|
    GB2541146B|2014-05-23|2020-04-01|Massachusetts Inst Technology|Method of manufacturing a germanium-on-insulator substrate|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    ??1155577||2011-06-23||
    FR1155577A|FR2977073B1|2011-06-23|2011-06-23|Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement|
    [返回顶部]